

سری سوال: یک ۱

زمان آزمون (دقیقه): تستی: ۱۰۰ تشریحی: ۰


تعداد سوالات: تستی: ۳۰ تشریحی: ۰

عنوان درس: مبانی الکترونیک دیجیتال

رشته تحصیلی/گد درس: مهندسی فناوری اطلاعات (چندبخشی)، مهندسی فناوری اطلاعات ۱۵۱۱۰۰۵

استفاده از ماشین حساب ساده، ماشین حساب مهندسی مجاز است

۱- مدار سوئیچینگ زیر مربوط به کدام گیت منطقی است؟




OR , $L = A + B$.۲

AND , $L = A \cdot B$.۱

AND , $L = A + B$.۴

OR , $L = A \cdot B$.۳

۲- در معکوس کننده پایه شکل زیر بافرض مقاومت کلید در حال وصل برابر R_{on} ، مقدار ولتاژ خروجی زمانیکه ورودی در سطح High قرار دارد چقدر است؟



۲. صفر

$$\frac{R_{on}}{R_{on} + R} \times V_{DD}$$
 .۱

VDD .۴

$$\frac{R}{R_{on} + R} \times V_{DD}$$
 .۳

سری سوال: ۱ یک



زمان آزمون (دقیقه): تستی: ۱۰۰ تشریحی: ۰

تعداد سوالات: تستی: ۳۰ تشریحی: ۰

عنوان درس: مبانی الکترونیک دیجیتال

رشته تحصیلی/گد درس: مهندسی فناوری اطلاعات (چندبخشی)، مهندسی فناوری اطلاعات ۱۵۱۱۰۰۵

۳- در مدار زیر که نقش یک کلید را دارد چه هنگام کلید باز است؟

۲. وقتی که V_i بالا است. (بالاتر از ولتاژ آستانه مشخص)۱. وقتی که V_i پایین است. (حدود صفر ولت)۴. وقتی که مقدار V_o دقیقاً صفر ولت شود.۳. وقتی که مقدار V_o پایین شود. (حدود صفر ولت)۴- با توجه به شکل رسم شده، V_{IL} در کدام محل قرار دارد؟

۴. ۴

۳. ۳

۲. ۲

۱. ۱

۵- مقدار جریان خروجی گیت تحریک کننده در حالت بالا 71.4mA ، مقدار جریان خروجی گیت تحریک کننده در حالت پایین 54.3mA ، مقدار جریان ورودی گیت تحریک شونده در حالت بالا 98.9mA و مقدار جریان ورودی گیت تحریک شونده در حالت پایین 2.43mA می باشد. ظرفیت خروجی این گیت چقدر است؟

۱۰. ۴

۱۵۰. ۳

۲۳. ۲

۲۲. ۱

تعداد سوالات: تستی: ۳۰ تشریحی: ۰

عنوان درس: مبانی الکترونیک دیجیتال

رشته تحصیلی/گد درس: مهندسی فناوری اطلاعات (چندبخشی)، مهندسی فناوری اطلاعات ۱۵۱۱۰۰۵

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۱۰۰ تشریحی: ۰

$I_{OUT}(Low) = 54.3mA$

$I_{OUT}(High) = 71.4mA$

$I_{IN}(Low) = 2.43mA$

$I_{IN}(High) = 98.9\mu A$

۹۸۹ . ۴

۷۲۱ . ۳

۲۲ . ۲

۲۱ . ۱

۶- ظرفیت خروجی یک گیت با مشخصات زیر کدام است؟

۷- در طراحی گیت های منطقی اگر جریان منبع کاهش یابد، تلفات توان و زمان تأخیر انتشار به ترتیب از راست به چپ چه تغییری می کنند و هر چه حاصلضرب تأخیر - توان (DP) یک گیت باشد آن خانواده کارآمدتر است.

- | | |
|-------------------------|------------------------|
| ۱. کاهش، افزایش - بیشتر | ۲. کاهش، افزایش - کمتر |
| ۳. افزایش، کاهش - بیشتر | ۴. افزایش، کاهش - کمتر |

۸- در کدام یک از مدارهای دیجیتال زیر ترکیبی از دونوع ترانزیستور MOS و دو قطبی وجود دارد؟

CMOS و NMOS . ۲ TTL . ۱

ECL . ۴ BiCMOS . ۳

۹- جریان دیود زمانیکه $V_D < 0$ باشد برابر است با:

۴. باید مقادیر داده شود.

- I_S . ۳ I_S . ۲

۱. صفر

۱۰- با استفاده از رابطه $I_S = V_D = 0.7V$ مقدار جریان دیود پیوندی PN را در حالت بایاس مستقیم با $V_D = 0.7V$ و در دمای $300^\circ C$ درجه کلوین کدام است؟

$I_S = 10^{-14}A, K = 1.34 \times 10^{-23}, q = 1.6 \times 10^{-19}$

۲۹.۸mA . ۴

۱۴.۵mA . ۳

۴.۸۵mA . ۲

۷۹.۰mA . ۱

سری سوال: ۱ یک


زمان آزمون (دقیقه): تستی: ۱۰۰ تشریحی: ۰

تعداد سوالات: تستی: ۳۰ تشریحی: ۰

عنوان درس: مبانی الکترونیک دیجیتال

رشته تحصیلی/گد درس: مهندسی فناوری اطلاعات (چندبخشی)، مهندسی فناوری اطلاعات ۱۵۱۱۰۰۵

۱۱- مدار زیر مربوط به کدام گیت منطقی است؟



OR .۴


NOR .۳

NAND .۲

AND .۱

۱۲- در مدار شکل زیر، ولتاژ خروجی مینیمم (V_{OL}) و ماکزیمم (V_{OH}) به ترتیب از راست به چپ کدامند؟

$$V_{DC} = 4v, V_D(ON) = 0.7v, R_H = 1K\Omega, R_L = 1K\Omega$$




-۰,۳۵، ۴ .۴

۰,۳۵، ۴ .۳

-۰,۳۵، ۴ .۲

۰,۳۵، ۴ .۱

۱۳- شکل زیر ساختار چه عنصری را نشان می دهد؟



۴. ترانزیستور دوقطبی

PMOS .۳

۲. ترانزیستور NMOS

۱. دیود PN

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۱۰۰ تشریحی: ۰

تعداد سوالات: تستی: ۳۰ تشریحی: ۰

عنوان درس: مبانی الکترونیک دیجیتال

رشته تحصیلی/گد درس: مهندسی فناوری اطلاعات (چندبخشی)، مهندسی فناوری اطلاعات ۱۵۱۱۰۰۵

۱۴- کدام گزینه در مورد ترانزیستور دو قطبی صحیح نمی باشد؟

۱. از سه ناحیه نیمه رسانا به نامهای امیتر، بیس و کلکتور تشکیل می شود.

۲. در این ترانزیستور الکترون ها و حفره ها هردو جریان را هدایت می کنند.

۳. در حالت اشباع پیوندهای بیس-امیتر و بیس-کلکتور هر دو بایاس مستقیم می باشند.

۴. معمولاً غلظت بیس را بالا می گیرند تا اینکه جریان دهی در جهت مستقیم بیشتر باشد.

۱۵- اگر در ترانزیستور **npn** زیر بایاس دیود D_1 و D_2 به ترتیب مستقیم، مستقیم باشند، وضعیت به کدام صورت خواهد بود؟

۴. فعال مستقیم

۳. فعال معکوس

۲. قطع

۱. اشباع

۱۶- نسبت به دارای سرعت سوئیچینگ بالاتر و ظرفیت خروجی بزرگتر است و در برای جلوگیری از اشباع زوج تفاضلی **BJT** به صورت کلید جریان به کار می رود. (از راست به چپ)

ECL, ECL, TTL . ۲

ECL, TTL, ECL . ۱

TTL ECL, TTL . ۴

TTL, TTL, ECL . ۳

۱۷- برای یک ترانزیستور **NMOS** تخلیهای $V_t = -2v$, $k_n = 200\mu A/v^2$, $\lambda = 0.02$ می باشد، به ازاء $V_{GS} = 0$, $V_{DS} = 1v$ ترانزیستور در چه ناحیه ای است و جریان درین چقدر است؟۴. اشباع ، $800\mu A$ ۳. اشباع ، $816\mu A$ ۲. خطی ، $306\mu A$ ۱. خطی ، $300\mu A$ ۱۸- کدام گزینه در مورد منطق **RTL** صحیح نیست؟۱. برای گیت **NAND** در منطق **RTL** محدود است.۲. برای گیت **NOR** در منطق **RTL** نامحدود است.۳. اتلاف توان زیاد از معایب منطق **RTL** است.۴. فلیپ فلاب **SR** از نوع **RTL** در واقع از تزویج ضربدری دو گیت **NAND** بدست می آید.۱۹- اگر برای گیت **NAND** که با منطق **RTL** پیاده سازی شده است. $V_{CE}(SAT) = 1.7v$, $V_{BE}(FA) = 0.7v$ باشد، تعداد ورودهای مجاز گیت نباید بیشتر از ورودی

۵. ۴

۴. ۳

۳. ۲

۲. ۱

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۱۰۰ تشریحی: ۰

تعداد سوالات: تستی: ۳۰ تشریحی: ۰

عنوان درس: مبانی الکترونیک دیجیتال

رشته تحصیلی/گد درس: مهندسی فناوری اطلاعات (چندبخشی)، مهندسی فناوری اطلاعات ۱۵۱۱۰۰۵


۲۰- برای اتصال CMOS به STTL از چه واسطه استفاده می‌شود؟

۱. مقاومت بالابر
۲. مدار شیفت دهنده سطح ولتاژ
۳. بافر
۴. مقاومت پایین بر

۲۱- کدام یک از گزینه‌های زیر بیان کننده تفاوت TTL و DTL است؟

- الف. به جای دیودهای شیفت دهنده ولتاژ Q_2 قرار گرفته است.
ب. RB به جای اتصال به تغذیه منفی به ولتاژ Q_2 وصل شده است.
ج. RB به جای اتصال به تغذیه مثبت به ولتاژ زمین متصل است.

۱. گزینه الف
۲. گزینه ب
۳. گزینه ج
۴. گزینه الف و ج

۲۲- مدار شکل زیر، وقتی V_i به ترتیب بالا و پایین باشد، خازن C_L به ترتیب از راست به چپ چه تغییری می‌کند؟

۱. سریعاً تخلیه می‌شود، سریعاً شارژ می‌شود.
۲. سریعاً شارژ می‌شود، به آرامی تخلیه می‌شود.
۳. به آرامی تخلیه می‌شود، سریعاً شارژ می‌شود.
۴. سریعاً تخلیه می‌شود، به آرامی شارژ می‌شود.

۲۳- در یک گیت NAND از نوع TTL شاتکی، با کاهش مقدار مقاومتها چه اتفاقی رخ می‌دهد؟

۱. افزایش زمان تاخیر
۲. کاهش سرعت
۳. کاهش اتلاف توان
۴. افزایش اتلاف توان

۲۴- در منطق ترانزیستور - ترانزیستور، TTL باعث نمی‌شود.

۱. افزایش ظرفیت خروجی
۲. کاهش مساحت تراشه
۳. افزایش سرعت سوئیچینگ
۴. افزایش سرعت اتلاف توان

۲۵- در مدار گیت TTL استاندارد، وظیفه ترانزیستور طبقه میانی کدام است؟

۱. جلوگیری از اشباع ترانزیستور ورودی
۲. کاهش حاشیه امنیت نویز
۳. شیفت دهنده سطح ولتاژ
۴. تولید دو سیگنال خروجی مکمل

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۱۰۰ تشریحی: ۰

تعداد سوالات: تستی: ۳۰ تشریحی: ۰

عنوان درس: مبانی الکترونیک دیجیتال

رشته تحصیلی/گد درس: مهندسی فناوری اطلاعات (چندبخشی)، مهندسی فناوری اطلاعات ۱۵۱۱۰۰۵

۲۶- برای افزایش سرعت TTL چه کار می کنند؟

۱. بین بیس و کلکتور، دیود شاتکی گذاشته می شود.

۲. یکی از ورودی ها در حالت بالا قرار می دهد.

۳. ترانزیستور چند امپتری را بین بیس و کلکتور قرار می دهد.

۴. کاری می کنند تا حاشیه های نویز بالا و پایین در آن برابر شوند.


۲۷- از بدست آمدن دو خروجی مکمل گیت ECL کدام توابع منطقی تحقق می یابند؟

XNOR و OR . ۴

XNOR و XOR . ۳

NOR و OR . ۲

NAND و AND . ۱

۲۸- مدار شکل زیر مانند چه گیتی عمل می کند؟

OR . ۴

NOR . ۳

AND . ۲

NAND . ۱

۲۹- کدام نوع خانواده‌ی منطقی TTL شاتکی نسبت به زیر خانواده‌های دیگر دارای سرعت بهتری است؟

MECL . ۴

FAST . ۳

ALSTTL . ۲

LSTTL . ۱

۳۰- دلیل استفاده بیشتر CMOS نسبت به NMOS کدام است؟

DFF بیشتر . ۴

جریان متوسط بیشتر . ۳

تأخیر انتشار کمتر . ۲

توان مصرف کمتر . ۱