

سری سوال: یک ۱

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: VLSI طراحی سیستمهای

رشته تحصیلی/ گد درس: مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۱۵۲۰۵

استفاده از ماشین حساب مهندسی مجاز است

۱- فرض کنید در فرایند طراحی یک تراشه به ۸ سطح ماسک نیاز داشته باشیم و همچنین فرض کنید که هر مرحله از این فرایند با بارآوری ۹۸٪ ساخته می شود کدام گزینه درست است؟


۱. بارآوری تراشه‌ی ساخته شده ۷/۸۱٪ است.

۲. بارآوری تراشه‌ی ساخته شده بزرگتر یا مساوی ۷/۸۱٪ است.

۳. بارآوری تراشه‌ی ساخته شده ۸/۹٪ است.

۴. بارآوری تراشه‌ی ساخته شده بزرگتر یا مساوی ۸۵٪ است.

۲- در شکل زیر تمامی ترانزیستورها nMOS مشابه و دارای ولتاژ آستانه  $V_t$  هستند. ولتاژ در نقطه ۱ (V1) چیست؟



$$V_{DD} - 3V_t \quad .\text{۴}$$

$$V_{DD} - 2V_t \quad .\text{۳}$$

$$V_{DD} - V_t \quad .\text{۲}$$

$$V_{DD} \quad .\text{۱}$$

۳- در یک گیت NAND پنج ورودی CMOS در صورتی که بخواهیم زمان‌های بالا رونده و پایین رونده با هم مساوی باشند اندازه‌های ترانزیستورها چیست؟ کوچکترین اندازه ترانزیستورها را برابر  $2\lambda$  و  $\mu_n = 2\mu_p$  فرض کنید.


$$W_{PMOS} = 10\lambda \quad \text{و} \quad W_{nMOS} = 2.5\lambda \quad .\text{۲}$$

$$W_{PMOS} = 10\lambda \quad \text{و} \quad W_{nMOS} = 4\lambda \quad .\text{۱}$$

$$W_{PMOS} = 2\lambda \quad \text{و} \quad W_{nMOS} = 5\lambda \quad .\text{۴}$$

$$W_{PMOS} = W_{nMOS} = 10\lambda \quad .\text{۳}$$

۴- مدار زیر چه منطقی را پیاده سازی می‌کند؟



AND .۴

NAND .۳

XNOR .۲

XOR .۱

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی سیستمهای VLSI

رشته تحصیلی/ گد درس: مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۱۵۲۰۵

۵- **MOSFET** کanal **n** با  $V_{DS} = 50\mu A/V^2$  و  $k_n = 0.8V$  به عنوان سوئیچ با  $W/L = 20$ ,  $V_{TH} = 0.8V$  و  $I_D \approx 1mA$  و  $V_{GS} = 5V$  ولتاژ کنترلی  $V_{GS}$  بین ۰ تا ۵ ولت است. به ازای چقدر است?

۱. ۲.۴ ولت      ۲. ۰.۲۴ ولت      ۳. ۰.۸۱ ولت      ۴. ۰.۰ ولت

۶- در کدام یک از حالات کاری ترانزیستور، خازن های همپوشان گیت به سورس و گیت به درین هر دو صفر می باشند؟

۱. خطی - اشباع      ۲. قطع      ۳. اشباع      ۴. خطی

۷- در یک وارونگر **CMOS**  $V_{DD} = 3.3V$  و  $V_{INV} = 1.65V$  می باشد. کدام جواب به طور تقریبی درست است؟  $V_{INV}$  ولتاژ آستانه ورودی وارونگر است.

۱.  $V_{INV} < 1.65V$       ۲.  $V_{INV} = 1.65V$       ۳.  $V_{INV} > 1.65V$       ۴.  $V_{INV} = 0.8V$

۸- فرض کنید F تابع منطقی شبکه بالا برو و G تابع بولین شبکه پایین برو و A و B و C و D ورودی های گیت CMOS باشند. کدام گزینه درست است؟

$$\overline{G(A, B, C, D)} = F(A, B, C, D) \quad .2 \quad G(A, B, C, D) = F(A, B, C, D) \quad .1$$

$$G(\overline{A}, \overline{B}, \overline{C}, \overline{D}) = F(\overline{A}, \overline{B}, \overline{C}, \overline{D}) \quad .4 \quad \overline{G(A, B, C, D)} = F(\overline{A}, \overline{B}, \overline{C}, \overline{D}) \quad .3$$

۹- فرض کنید مسیرهای اولری pMOS و nMOS به صورت زیر باشند:  
 pMOS:EDABC      nMOS:ECDBA

تابع منطقی که این مدار پیاده سازی می کند چیست؟

$$(\overline{A} + \overline{B}).(\overline{C} + \overline{D} + \overline{E}) \quad .2 \quad \overline{(A.B + C.D).E} \quad .1$$

$$(\overline{\overline{A}} + \overline{\overline{B}}).(\overline{\overline{C}} + \overline{\overline{D}}).E \quad .4 \quad (\overline{A} + \overline{B}).(\overline{C} + \overline{D}).\overline{E} \quad .3$$

۱۰- می خواهیم یک MOSFET افزایشی با  $V_{TH} = 1V$  و  $k_nW/L = 0.1mA/V^2$  در ناحیه اشباع بسازیم. لازم و می نیم  $V_{DS}$  برای این کار چیست؟

۱.  $V_{DS} = 1.26V$       ۲.  $V_{DS} = 0.63V$       ۳.  $V_{DS} = 2.26V$       ۴.  $V_{DS} = 1.63V$   
 $V_{GS} = 2V$        $V_{GS} = 3V$        $V_{GS} = 1.63V$

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی سیستمهای VLSI

رشته تحصیلی/ گد درس: مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۱۵۲۰۵

- برای وارونگری با مشخصات

ماکریم جریانی که طی

$$L_n = L_p = 1.2\mu m, W_n = 1.8\mu m, W_p = 5.4\mu m, k_n = 81\mu A/V^2,$$

$$k_p = 27\mu A/V^2, V_{TH,n} = |V_{TH,P}| = 0.75V, V_{DD} = 5V$$

تغییر حالت از منبع تغذیه ۵ ولت کشیده می شود چقدر است؟

۱mA . ۴

186μA . ۳

500μA . ۲

650μA . ۱

- برای وارونگری با مشخصات

ماکریم جریانی که طی

$$L_n = L_p = 1.2\mu m, W_n = 1.8\mu m, W_p = 5.4\mu m, k_n = 81\mu A/V^2,$$

$$k_p = 27\mu A/V^2, V_{TH,n} = |V_{TH,P}| = 0.75V, V_{DD} = 5V$$

تغییر حالت از منبع تغذیه ۵ ولت کشیده می شود چقدر است؟

برای وارونگر مساله فوق  $\tau_{PHL}$  به ازای بار خازنی  $0.05 pF$  چقدر است؟


0.118ns . ۴

0.141ns . ۳

0.121ns . ۲

0.351ns . ۱

- تابع خروجی (OUT) زیر چیست؟



A.(B+C)+D . ۴

(A+B).(C+D) . ۳

A+B+C+D . ۲

A.B.C.D . ۱

- کدام درست است؟

الف. NFET های متصل شده به شکل سری تابع NAND را پیاده سازی می کنند.

ب. PFET های متصل شده به شکل سری تابع NAND را پیاده سازی می کنند.

ج. PFET های متصل شده به شکل موازی تابع NOR را پیاده سازی می کنند.

۴. گزینه الف و ب و ج

۳. گزینه ج

۲. گزینه ب

۱. گزینه الف

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی سیستمهای VLSI

رشته تحصیلی/ گد درس: مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۱۵۲۰۵

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

۱۵- فرض کنید ما فقط دارای فناوری ساخت ترانزیستورهایی از نوع **nMOS** به همراه عناصر غیرفعالی (**Passive**) همچون مقاومت و خازن و.... باشیم. می خواهیم با این مولفه ها وارونگر بسازیم. کدام گزینه درست است؟


۱. برای ساخت وارونگر به ترانزیستورهای نوع **P** نیز نیاز داریم، بنا بر این ساخت وارونگر امکان پذیر نمی باشد.

۲. می توان وارونگر را با قرار دادن یک ترانزیستور **nMOS** تخلیه ای در شبکه بالابر و اتصال گیت و سورس آن به یکدیگر ساخت ولی عیب آن اینست که هنگامی که  $V_{in} = high$  است،  $V_{out} = low$  دقیقاً صفر ولت نمی شود.

۳. می توان مانند گزینه ب، وارونگر را ساخت، ولی عیب آن اینست که وقتی  $V_{in} = low$  است، از منبع تغذیه جریان می کشد.

۴. برای ساخت وارونگر به ترانزیستورهای نوع **P** نیز نیاز داریم، بنا بر این ساخت وارونگر امکان پذیرمی باشد.

۱۶- تابع پیاده سازی شده با ترانزیستورهای عبور مدار زیر چیست؟



$$A.B.C + A.C.B \quad .4$$

$$(A \oplus B).C \quad .3$$

$$A \oplus B \oplus C \quad .2$$

$$A.B + \bar{A}\bar{C} + A.B.C \quad .1$$

۱۷- کدام قانون طراحی توصیف کننده حداقل طول کانال ترانزیستور است؟

۴. طول سیم فلزی

۳. طول ناحیه نفوذ

۲. طول پلی سیلیکون

۱. پهنهای پلی سیلیکون

۱۸- برای یک ترانزیستور **nMOS** تخلیه ای،  $V_{TH} = -2V$ ,  $K_nW/L = 200\mu A/V^2$ ,  $\lambda = 0.02/V$  می باشد. به ازای

در چه ناحیه ای عمل می کند و جریان درین چقدر است؟ **MOSFET**  $V_{GS} = 0V$ ,  $V_{DS} = 1V$

۴. تریودی و  $416\mu A$

۳. تریودی و  $306\mu A$

۲. اشباع و  $416\mu A$

۱. اشباع و  $306\mu A$

۱۹- فرض کنید برای یک گیت AOI با ظرفیت بار  $t_{rise} = 0.5ns$  باشد. اگر  $R_{on} = 10k\Omega$ ,  $10fF$  فرض شود،  $\tau_{PHL}$  واقعی چقدر است؟

۴.  $0.345ns$

۳.  $0.38ns$

۲.  $0.259ns$

۱.  $0.69ns$


سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی سیستمهای VLSI

رشته تحصیلی/ گد درس: مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۱۵۲۰۵

۲۰- در شکل زیر سورس و درین ترانزیستور  $\Theta$  کدام است؟

۱. نقطه ۱ سورس و نقطه ۲ درین است.
۲. نقطه ۲ سورس و نقطه ۱ درین است.
۳. قابل تشخیص نیست چون سورس و درین به وسیله ولتاژهای آنها قابل تشخیص می باشند.
۴. هر کدام از ۱ یا ۲ را می توان سورس یا درین نامید چون MOSFET متقارن می باشد.

۲۱- کدام گزینه در مورد نمودار میله ای صحیح می باشد؟

۱. نمودار میله ای تمام مولفه ها را در خود دارد.
۲. نمودار میله ای اندازه ها و مکان دقیق ترانزیستورها، طول و پهنای سیم ها، مرز دقیق چاه ها را نشان نمیدهد.
۳. نمودار میله ای برای نمایش محل نسبی و تقریبی لایه ها نسبت به یکدیگر مناسب نمی باشد.
۴. نمودار میله ای تمام مولفه ها را در خود نگه نمی دارد.

۲۲- فرض کنید وارونگری داریم که دارای مشخصات زیر است:  
 ترانزیستور PMOS دارای طول  $1\mu m$  و پهنای  $4\mu m$  و نیز ترانزیستور NMOS دارای طول  $1\mu m$  و پهنای  $2\mu m$  است. با اندازه گیری مشخص شده است که این وارونگر دارای زمان خیز  $500ps$  و زمان افت  $300ps$  می باشد. نانچه بخواهیم زمان های خیز و افت هر دو با هم برابر و مساوی  $200ps$  باشند.  $W_p$  و  $W_n$  چه باید باشند؟

$$W_n = W_p = 10 \cdot 2$$

$$W_p = 10 \cdot 3, W_n = 3$$

$$W_p = 20, W_n = 10 \cdot 4$$

$$W_p = 3, W_n = 10 \cdot 3$$

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی سیستمهای VLSI

وشته تحصیلی/ گد درس: مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۱۵۲۰۵

۴۳- تابع  $f = \overline{(A+B+C)} \cdot \overline{(D+E+F)}$  معادل چیست؟

AO33 . ۴

OA33 . ۳

AOI33 . ۲

OAI32 . ۱

۴۴- کدام گزینه درست است؟

۱. استفاده از گیت های BiCMOS در زیر سیستم هایی مانند ALU, ROM, رجیستر فایل راه موثری برای بهبود سرعت این گونه مدارها است.

۲. فرایند ساخت BiCMOS آسان تر از فرایند مشابه CMOS است.


۳. به کارگیری منطق BiCMOS برای مدارهای I/O و مدارهای محرک مناسب به نظر نمی رسد.

۴. هیچکدام

۴۵- در فرآیند ساخت یک IC داریم:  $V_{DS} = V_{GS} = V_{DD} = 5V$  در کاربردی که  $k_n = 50\mu A/V^2$ ,  $V_{TH} = 1V$  خواهیم ترانزیستوری به طول  $2\mu m$  با جریان درین  $0.8mA$  بسازیم. عرض کانال چقدر باید باشد؟4 $\mu m$  . ۴2 $\mu m$  . ۳8 $\mu m$  . ۲1.5 $\mu m$  . ۱سوالات تشریحی

۱،۴۰ - خازن های پارازیتیکی ترانزیستور MOSFET را نام بده و برای حالات کاری متفاوت عملکرد آنها را توضیح دهید.

۱،۴۰ - برای مدار زیر مقادیر  $NM_L$ ,  $NM_H$ , و توان مصرفی ایستا را محاسبه کنید. (از اثر بدنی چشم پوشی کنید)  
 $k_n = 20\mu A/V^2$  و  $V_{TH,dep} = -3V$  و  $V_{TH,n} = 1V$



۱،۴۰ - مدار تابع منطقی زیر رارسم کنید.  
 $F = (\overline{A} + (\overline{D} + E)) \cdot (\overline{B} + \overline{C})$

۱،۴۰ - منطق CMOS و BJT را از نظر هدایت انتقالی، امپدانس ورودی، توان مصرفی و جریان تحریک خروجی مقایسه نمایید.

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی سیستمهای VLSI

رشته تحصیلی/ گد درس: مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۱۵۲۰۵

۱.۴۰ ۵- نمودار شماتیک مدار شکل زیر را در نظر بگیرید. گراف اولری و نمودار میله‌ای متناظر با آن را رسم کنید.

